Arhitectura pe bază de chiplet accelerează AI-ul fizic în centrele de date

Chipleturile transformă scalabilitatea inteligenței artificiale?

Mick Posner, inginer senior la Cadence, a anunțat pe 4 noiembrie că compania lansează un nou sub-proiect în cadrul Open Compute Project (OCP).

Inițiativa își propune să adapteze arhitectura de sisteme chiplet a OCP pentru sarcini de inteligență artificială fizică, răspunzând nevoilor centrelor de date moderne, serviciilor cloud și serverelor de înaltă performanță.

Proiectul se concentrează pe integrarea tehnologiei chiplet în designul la nivel de rack pentru a face față cererilor intense de calcul și memorie ale modelelor de AI. Prin împărțirea procesoarelor în module mai mici și interschimbabile, proiectanții pot adapta hardware-ul la sarcini specifice, pot îmbunătăți randamentul și pot reduce costurile.

Posner a subliniat că complexitatea verificării și procesarea matricelor sparisificate sunt obstacole majore pe care noile specificații intenționează să le rezolve, asigurând o funcționare fiabilă pe diverse tipuri de sarcini.

Arhitecturile bazate pe chiplet permit producătorilor să combine blocuri specializate de calcul, memorie și interconectare într-un singur pachet. Această modularitate este extrem de valoroasă pentru aplicațiile de AI fizic, unde datele de la senzori trebuie procesate în timp real, cu o latență minimă. Posner a explicat că cadrul OCP va include acum ghiduri pentru livrarea energiei, managementul termic și semnalizarea de mare viteză adaptate pentru acceleratoarele de AI. Simulările timpurii sugerează că rack-urile bazate pe chiplet pot obține o reducere de până la 30% a consumului de energie comparativ cu designurile monolitice, livrând în același timp un debit comparabil pentru operațiunile pe matrice dense.

Proiectul abordează și provocările legate de verificare care apar atunci când se combină componente eterogene. Instrumentele tradiționale de validare se chinuie cu numărul imens de configurații posibile.

Ce aduc noile specificații pentru matricele sparisificate?

Cadence intenționează să lanseze o suită de fluxuri de verificare automate care modelează comunicarea între chipleturi și detectează din timp violările de temporizare în ciclul de proiectare.

Această abordare urmărește să reducă timpul de dezvoltare cu luni de zile și să scadă riscul unor re-lansări costisitoare de siliciu.

Calculele pe matrice sparisificate domină multe sarcini de inferență AI, cum ar fi sistemele de recomandare și procesarea limbajului natural. Aceste operațiuni implică seturi mari de date unde majoritatea elementelor sunt zero, ceea ce face ca accesul eficient la memorie să fie critic.

Specificațiile actualizate introduc căi de date optimizate și strategii de caching pe cip care prioritizează elementele diferite de zero, reducând traficul inutil de memorie.

Posner a menționat că benchmark-urile timpurii arată o accelerare de 2-3 ori pentru nucleele de matrice sparisificate atunci când rulează pe acceleratoare echipate cu chiplet, ceea ce se traduce în răspunsuri mai rapide ale modelelor și costuri operaționale mai mici pentru furnizorii de cloud.

Noile standarde încurajează, de asemenea, utilizarea memoriei cu lățime de bandă mare (HBM) atașată direct la chipleturile de calcul, minimizând latența pentru preluarea datelor rare. Prin standardizarea acestor interfețe, OCP speră să stimuleze un ecosistem mai larg de componente compatibile, permițând operatorilor de centre de date să combine diverși furnizori fără a sacrifica performanța.

Cum redefinească chipleturile viitorul centrelor de date?

Lansarea acestor specificații ar putea remodela infrastructura AI, făcând-o mai adaptabilă și mai rentabilă. Pe măsură ce adoptarea chipleturilor crește, centrele de date ar putea înregistra cicluri de implementare accelerate și o flexibilitate mai mare în scalarea sarcinilor de AI.

Analizele industriei prezic că, în termen de trei ani, serverele bazate pe chiplet ar putea domina noile instalații axate pe AI, îndepărtând industria de procesoarele monolitice tradiționale CPU și GPU.

Ce este un chiplet în contextul hardware-ului AI?

Un chiplet este un bloc mic de siliciu funcțional — cum ar fi un motor de calcul, un modul de memorie sau o interconectare — care poate fi combinat cu alte chipleturi pentru a forma un pachet complet de procesor, oferind modularitate și personalizare.

De ce sunt operațiunile pe matrice sparisificate importante pentru AI? Multe modele de AI lucrează cu date în care majoritatea valorilor sunt zero. Gestionarea eficientă a acestor matrice reduce utilizarea memoriei și accelerează calculele, îmbunătățind direct latența de inferență și eficiența energetică.

Cum vor afecta noile specificații OCP designul centrelor de date? Ghidurile oferă interfețe standardizate și instrumente de verificare pentru integrarea chipleturilor, permițând proiectanților să construiască rack-uri mai eficiente energetic, de înaltă performanță, care pot fi reconfigurate rapid pentru sarcinile de AI în continuă schimbare.